11.3 基带差分编码的Verilog HDL设计实例